ヒステリシス幅の算出方法

ヒステリシスをかける前のロジックゲートのしきい値を Vth とします。(通常、Vth は ほぼ 1/2Vcc)


Ri, Rf による正帰還をかけてヒステリシス特性を持たせると下記の式が成り立ちます。
① 入力が H → L に変化してヒステリシスしきい値 ViL になったとき
Vth = ViL + (VoH - ViL) x Ri / (Rf + Ri) = ViL x Rf / (Rf + Ri) + VoH x Ri / (Rf + Ri)

② 入力が L → H に変化してヒステリシスしきい値 ViH になったとき
Vth = VoL + (ViH - VoL) x Rf / (Rf + Ri) = VoL x Ri / (Rf + Ri) + ViH x Rf / (Rf + Ri)


①、② より
ViL x Rf / (Rf + Ri) + VoH x Ri / (Rf + Ri) = VoL x Ri / (Rf + Ri) + ViH x Rf / (Rf + Ri)
ViL x Rf + VoH x Ri = VoL x Ri + ViH x Rf
(ViH - ViL) x Rf = (VoH - VoL) x Ri

よって
ヒステリシス幅 ：ViH - ViL = Ri / Rf x (VoH - VoL)


通常、C-MOSゲートの場合 VoH ≒ Vcc , VoL ≒ 0 なので

ヒステリシス幅 ：ViH - ViL = Ri / Rf x Vcc


となり、ヒステリシス幅はゲートの Vth には依存せず、Ri, Rf の抵抗比によって決まります。